ВУЗ:
Составители:
Рис. 4.9. Блок-схема модуля AI16-5A-1
На рис. 4.9 приняты следующие обозначения:
Controller ISA – контролер шины ISA;
MS – мультиплексор входных сигналов;
PGA – программируемый усилитель;
RAM 16x2 – ОЗУ коэффициентов усиления для всех входов;
AVG / FIFO – Блок усреднения и FIFO выборок;
ADC – аналого-цифровой преобразователь;
DACO, DAC1 – цифро-аналоговые преобразователи;
Opt – блоки оптической развязки;
TMR – таймер;
TS – источник тестовых сигналов;
Digital Out – порт цифровых выходов.
Аналоговые входы:
– 16 однопроводных или 8 дифференциальных входов (программируемый
тип подключения входов);
– 14-разрядный АЦП (AD7894-10);
– программируемый коэффициент усиления по любому входу (хранится в
регистре):1, 2, 4, 8;
– диапазоны входных напряжений/ токов (с учетом усиления):
– ±10В; ±5В; ±2.5В; ±1.25В;
– ±80мА; ±40мА; ±20мА; ±10мА.
– защита от перенапряжения: -35/+50В;
– пропускная способность (по DMA или при работе с FIFO): 100000 выбо-
рок в сек. (для диапазонов 1); 40000 / 33000 / 7500 / 800 выборок в сек.
(для диапазона 2);
– входное сопротивление: >10 МОм (напряжение); 125Ом (ток);
– аппаратное усреднение 2,4, 8,16 выборок;
– случайная погрешность измерения без усреднения: ±2МЗР;
113
Страницы
- « первая
- ‹ предыдущая
- …
- 111
- 112
- 113
- 114
- 115
- …
- следующая ›
- последняя »
