Составители:
Действительно, как отмечалось выше, до 90 и более процентов обращений
процессора к памяти удовлетворяются кэш-памятью. Те обращения, которые не могут
быть удовлетворены кэшем, вызывают обмен информацией между ОП и кэшем. При этом
передачи выполняются блоками, по 32 байта (4 цикла по 8 байт, в процессорах Intel 486
это были строки по 16 байт – 4 цикла по 4 байта), расположенными
в последовательных
адресах и называемыми строками кэша (см. “Организация кэш памяти”). Обмен
информацией между оперативной памятью и внешними устройствами обычно
выполняется целыми блоками, что также предполагает обращения по последовательным
адресам.
Поскольку адрес строки является старшей частью адреса, то для
последовательных адресов памяти адрес строки одинаков (исключение
составляет переход через границу строки). Это позволяет в (пакетном) цикле
обращений по таким адресам задать адрес строки только для обращения по
первому адресу, а для всех последующих задавать только адрес столбца.
Такой способ получил
название FPM (Fast Page Mode – быстрый страничный
режим) и мог реализовываться обычными микросхемами памяти при
поддержке контроллера памяти чипсета, обеспечивая сокращение времени
обращения к памяти для всех циклов пакета, кроме первого. Получающаяся
при этом временная диаграмма пакетного цикла чтения представлена на рис.
16.
Как видно из рисунка, цикл чтения первого слова пакета выполняется
так,
как и одиночное обращение. Второй и последующие циклы чтения
оказываются короче первого из-за отсутствия фазы подачи адреса строки, и
их длительность определяется минимально допустимым периодом
следования импульсов CAS# – T
PC
(Page CAS Time). Соотношение
длительностей первого и последующих циклов при частоте системной шины
может достигать 5 : 3, откуда и обозначение 5-3-3-3, используемое как
характеристика памяти (и чипсета) и указывающее, что первый из циклов
43
Страницы
- « первая
- ‹ предыдущая
- …
- 41
- 42
- 43
- 44
- 45
- …
- следующая ›
- последняя »
