Субмикронные интегральные схемы: элементная база и проектирование. Рындин Е.А - 67 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

133
87. Ульман Дж. Вычислительные аспекты СБИС: Пер. с англ. /Под ред.
П.П.Пархоменко. - М.: Радио и связь, 1990. - 480 с.
88. Коноплев Б.Г., Рындин Е.А., Ивченко В.Г. Исследование способов реализации
СБИС на основе ПЛИС, БМК и в виде заказных микросхем // Известия вузов.
Электроника. № 1, 2000. – С. 81 – 87.
89. Каляев И.А. Программируемые логические интегральные схемы. - Таганрог:
ТРТИ, 1994. - 54 с.
90. Проектирование СБИС: Пер. с япон./ М.Ватанабэ, К.Асада, К.Кани,
Т.Оцуки - М.: Мир, 1988. - 304 с., ил.
91. Ивченко В.Г. Применение языка VHDL при проектировании специализирован-
ных СБИС: Учебное пособие. – Таганрог: Изд-во ТРТУ, 1999. – 80 с.
92. Коноплев Б.Г. Диссертация на соискание ученой степени доктора технических
наук.
93. Полупроводниковые БИС запоминающих устройств: Справочник / В.В.Баранов,
Н.В.Бекин, А.Ю.Гордонов и др.; Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. – М.:
Радио и связь, 1987. – 360 с.
94. Огнев И.В., Шамаев Ю.М. Проектирование запоминающих устройств. – М.:
Высш. школа, 1979. – 320 с.
95. Баринов В.В. Сверхбольшие интегральные микросхемы оперативных запоми-
нающих устройств. – М.: Радио и связь, 1991.
134
ПРИЛОЖЕНИЕ 1
ПАРАМЕТРЫ МОДЕЛЕЙ 0,35/0,8 МКМ КМОП-СБИС
Комплект документации к библиотеке стандартных элементов заказных
СБИС содержит по каждому элементу следующую информацию:
1) сокращенное наименование (например, AN1, IN1, DFB и др.);
2) краткое описание выполняемой функции (например, DFB – D-триггер, синхро-
низируемый положительным фронтом и содержащий асинхронные входы уста-
новки и сброса с низким активным уровнем);
3) условное графическое обозначение (символ, используемый схемным редакто-
ром САПР при синтезе и редактировании схем проектов);
4) таблица истинности (таблица соответствия выходных логических уровней ком-
бинациям входных уровней или фронтов);
5) таблица емкостей, приведенных ко входам элемента;
6) площадь, занимаемая элементом на кристалле СБИС;
7) коэффициент разветвления по выходу – максимальное число эквивалентных
входов, которое может быть подключено к выходу элемента;
8) время задержки со входа на выход элемента по положительно-
му/отрицательному фронту – tdx;
9) минимальная длительность входного импульса (если необходимо);
10) минимальное время установки (если необходимо);
11) минимальное время удержания (если необходимо);
12) производная от tdx по емкости нагрузки CL – ktdx;
13) время задержки t(0,5 пФ) при емкости нагрузки CL = 0,5 пФ;
14) модель времени задержки (например, t(CL) = tdx + ktdx*CL);
15) температура, для которой приведены параметры элемента;
16) напряжение питания;
17) ВАХ n-канального/р-канального МДП-транзисторов;
18) зависимости коэффициентов деградации параметров МДП-транзисторов (отно-
шение текущего значения параметра к его номинальному значению) от напря-
жения питания;
19) зависимости коэффициентов деградации параметров МДП-транзисторов от
температуры.
Ниже в качестве примера приведены фрагменты файлов, содержащих пара-
метры SPICE-моделей n- и р-канальных МДП-транзисторов и защитных диодов,
используемых для электрического моделирования проектов СБИС, реализованных
на основе КМОП-библиотек фирмы AMS.

Страницы